Jak navrhnout a implementovat jednofázový střídač: 9 kroků

2024 Autor: John Day | [email protected]. Naposledy změněno: 2024-01-30 08:20

Tento instruktáž zkoumá použití CMIC od Dialogu GreenPAK ™ v aplikacích výkonové elektroniky a předvádí implementaci jednofázového střídače pomocí různých metod řízení. K určení kvality jednofázového měniče se používají různé parametry. Důležitým parametrem je Total Harmonic Distortion (THD). THD je měření harmonického zkreslení v signálu a je definováno jako poměr součtu výkonů všech harmonických složek k výkonu základní frekvence.

Níže jsme popsali potřebné kroky, abychom pochopili, jak bylo řešení naprogramováno k vytvoření jednofázového střídače. Pokud však chcete získat pouze výsledek programování, stáhněte si software GreenPAK a zobrazte již dokončený soubor návrhu GreenPAK. Připojte vývojovou sadu GreenPAK k počítači a spusťte program a vytvořte jednofázový měnič.

Krok 1: Jednofázový měnič

Napájecí měnič nebo měnič je elektronické zařízení nebo obvod, který mění stejnosměrný proud (DC) na střídavý proud (AC). V závislosti na počtu fází výstupu střídavého proudu existuje několik typů měničů.

● Jednofázové střídače

● Třífázové střídače

DC je jednosměrný tok elektrického náboje. Pokud je na čistě odporový obvod aplikováno konstantní napětí, výsledkem je konstantní proud. Srovnatelně u střídavého proudu tok elektrického proudu periodicky obrací polaritu. Nejtypičtějším průběhem střídavého proudu je sinusová vlna, ale může to být také trojúhelníková nebo čtvercová vlna. K přenosu elektrické energie s různými proudovými profily jsou zapotřebí speciální zařízení. Zařízení, která převádějí střídavý proud na stejnosměrný proud, se nazývají usměrňovače a zařízení, která převádějí stejnosměrný proud na střídavý proud, se nazývají invertory.

Krok 2: Topologie jednofázových měničů

Existují dvě hlavní topologie jednofázových měničů; topologie polovičního a plného mostu. Tato aplikační poznámka se zaměřuje na topologii s plným můstkem, protože poskytuje dvojnásobné výstupní napětí ve srovnání s polopřevodovou topologií.

Krok 3: Topologie úplného mostu

V topologii s plným můstkem jsou zapotřebí 4 přepínače, protože střídavé výstupní napětí je získáno rozdílem mezi dvěma větvemi spínacích článků. Výstupní napětí je získáno inteligentním zapínáním a vypínáním tranzistorů v určitých časových okamžicích. Existují čtyři různé stavy v závislosti na tom, které přepínače jsou sepnuty. Níže uvedená tabulka shrnuje stavy a výstupní napětí, na základě kterých jsou spínače sepnuty.

Aby se maximalizovalo výstupní napětí, musí být základní složka vstupního napětí na každé větvi o 180 stupňů mimo fázi. Polovodiče každé větve jsou výkonově komplementární, což znamená, že když jeden vede druhý, je přerušen a naopak. Tato topologie je pro měniče nejpoužívanější. Diagram na obrázku 1 ukazuje obvod topologie plného můstku pro jednofázový měnič.

Krok 4: Bipolární tranzistor s izolovanou bránou

Bipolární tranzistor s izolovanou bránou (IGBT) je jako MOSFET s přidáním třetí PN spojky. To umožňuje řízení založené na napětí, jako MOSFET, ale s výstupními charakteristikami jako BJT, pokud jde o vysoké zatížení a nízké saturační napětí.

Na jeho statickém chování lze pozorovat čtyři hlavní oblasti.

● Lavinový region

● Oblast nasycení

● Řezaná oblast

● Aktivní region

Lavinová oblast je oblast, kde je aplikováno napětí pod průrazným napětím, což má za následek zničení IGBT. Oblast řezu zahrnuje hodnoty od průrazného napětí až po prahové napětí, přičemž IGBT nevede. V oblasti nasycení se IGBT chová jako závislý zdroj napětí a sériový odpor. S malými změnami napětí lze dosáhnout vysokého zesílení proudu. Tato oblast je pro provoz nejžádanější. Pokud se napětí zvýší, IGBT vstoupí do aktivní oblasti a proud zůstane konstantní. Pro IGBT je aplikováno maximální napětí, aby se zajistilo, že nevstoupí do lavinové oblasti. Jedná se o jeden z nejpoužívanějších polovodičů ve výkonové elektronice, protože může podporovat široký rozsah napětí od několika voltů do kV a výkonů mezi kW a MW.

Tyto bipolární tranzistory s izolovanou bránou fungují jako spínací zařízení pro jednofázovou topologii invertorů s plným můstkem.

Krok 5: Modulační blok šířky pulzu v GreenPAK

Blok PWM (Pulse Width Modulation) je užitečný blok, který lze použít pro širokou škálu aplikací. Blok DCMP/PWM lze konfigurovat jako blok PWM. Blok PWM lze získat prostřednictvím FSM0 a FSM1. Pin PWM IN+ je připojen k FSM0, zatímco IN- pin je připojen k FSM1. FSM0 i FSM1 poskytuje 8bitová data do bloku PWM. Časové období PWM je definováno časovým obdobím FSM1. Pracovní cyklus pro blok PWM je řízen FSM0.

?????? ???? ????? = ??+ / 256

Pro konfiguraci pracovního cyklu existují dvě možnosti:

● 0-99,6%: DC se pohybuje od 0% do 99,6% a je určeno jako IN+/256.

● 0,39-100%: DC se pohybuje od 0,39% do 100% a určuje se jako (IN + + 1)/256.

Krok 6: GreenPAK Design pro implementaci PWM Square Wave

K implementaci jednofázového měniče lze použít různé metodiky řízení. Jedna taková strategie řízení zahrnuje čtvercovou vlnu na bázi PWM pro jednofázový měnič.

GreenPAK CMIC se používá ke generování pravidelných spínacích vzorů, aby bylo možné pohodlně převést DC na AC. Stejnosměrné napětí je napájeno z baterie a výstup získaný z měniče lze použít k napájení střídavé zátěže. Pro účely této přihlášky byla frekvence AC nastavena na 50 Hz, což je běžná frekvence napájení domácnosti v mnoha částech světa. Obdobně je tato doba 20 ms.

Přepínací schéma, které musí být generováno GreenPAK pro SW1 a SW4, je znázorněno na obrázku 3.

Přepínací schéma pro SW2 a SW3 je znázorněno na obrázku 4

Výše uvedené spínací vzory lze pohodlně vytvořit pomocí bloku PWM. Časové období PWM je nastaveno časovým obdobím FSM1. Časové období pro FSM1 musí být nastaveno na 20 ms, což odpovídá frekvenci 50 Hz. Pracovní cyklus pro blok PWM je řízen daty získanými z FSM0. Aby bylo možné generovat 50% pracovní cyklus, je hodnota čítače FSM0 nastavena na 128.

Odpovídající design GreenPAK je znázorněn na obrázku 5.

Krok 7: Nevýhoda strategie řízení čtvercových vln

Použití strategie řízení čtvercových vln způsobí, že měnič vytvoří velké množství harmonických. Kromě základní frekvence mají střídače s obdélníkovou vlnou liché frekvenční složky. Tyto harmonické způsobují nasycení toku stroje, což vede ke špatnému výkonu stroje, někdy dokonce k poškození hardwaru. Proto je THD produkované těmito typy měničů velmi velké. K překonání tohoto problému lze použít jinou řídicí strategii známou jako Quasi Square Wave, která výrazně sníží množství harmonických produkovaných měničem.

Krok 8: GreenPAK Design pro implementaci kvazi-čtvercových vln na bázi PWM

Ve strategii řízení kvazi-čtvercových vln je zavedeno nulové výstupní napětí, které může výrazně snížit harmonické přítomné v konvenčním čtvercovém průběhu. Mezi hlavní výhody používání měniče kvazi-čtvercových vln patří:

● Amplitudu základní složky lze ovládat (ovládáním α)

● Určité harmonické obsahy lze eliminovat (také ovládáním α)

Amplitudu základní složky lze řídit řízením hodnoty α, jak je uvedeno ve vzorci 1.

N -tu harmonickou lze eliminovat, pokud je její amplituda nulová. Například amplituda třetí harmonické (n = 3) je nulová, když α = 30 ° (vzorec 2).

Návrh GreenPAK pro implementaci strategie řízení Quasi Square Wave je znázorněn na obrázku 9.

Blok PWM se používá ke generování čtvercového průběhu s 50 % pracovním cyklem. Nulové výstupní napětí je zavedeno zpožděním napětí na výstupu Pin-15. Blok P-DLY1 je nakonfigurován tak, aby detekoval stoupající hranu průběhu. P-DLY1 bude periodicky detekovat stoupající hranu po každé periodě a spouštět blok DLY-3, který produkuje zpoždění 2 ms před taktováním VDD přes D-flip flop pro povolení výstupu Pin-15.

Pin-15 může způsobit zapnutí SW1 i SW4. Když k tomu dojde, objeví se na zátěži kladné napětí.

Mechanismus detekce stoupající hrany P-DLY1 také aktivuje blok DLY-7, který po 8 ms resetuje D-flip flop a na výstupu se objeví 0 V.

DLY-8 a DLY-9 jsou také spuštěny ze stejné stoupající hrany. DLY-8 produkuje zpoždění 10 ms a spouští DLY-3 znovu, což po 2 ms bude taktovat DFF, což způsobí logické maximum přes dvě brány AND.

V tomto okamžiku se Out+ z bloku PWM stane 0, protože pracovní cyklus bloku byl nakonfigurován na 50 %. Přes Pin-16 se objeví Out-, což způsobí zapnutí SW2 a SW3, což způsobí střídavé napětí v zátěži. Po 18 ms se DLY-9 resetuje, DFF a na Pin-16 se objeví 0 V a periodický cyklus pokračuje ve výstupu střídavého signálu.

Konfigurace pro různé bloky GreenPAK je znázorněna na obrázcích 10-14.

Krok 9: Výsledky

Napětí 12 V DC je dodáváno z baterie do měniče. Střídač převádí toto napětí na křivku střídavého proudu. Výstup z měniče je veden do zesilovače, který převádí 12 V střídavé napětí na 220 V, které lze použít k pohonu střídavých zátěží.

Závěr

V tomto Instructable jsme implementovali jednofázový měnič využívající strategie řízení Square Wave a Quasi Square Wave pomocí GreenPAK a CMIC. GreenPAK CMIC fungují jako praktická náhrada mikrořadičů a analogových obvodů, které se běžně používají k implementaci jednofázového měniče. Kromě toho mají GreenPAK CMIC potenciál v konstrukci třífázových měničů.